วงจรตัวอย่างค้างไว้

Sample and Hold Circuitจะนำตัวอย่างจากสัญญาณอินพุตแบบอะนาล็อกและเก็บไว้เป็นระยะเวลาหนึ่งจากนั้นจึงส่งสัญญาณออกส่วนตัวอย่างของสัญญาณอินพุต วงจรนี้มีประโยชน์สำหรับการสุ่มตัวอย่างสัญญาณอินพุตไม่กี่ไมโครวินาทีเท่านั้น

วงจร Sample and Hold ประกอบด้วยอุปกรณ์สวิตชิ่งตัวเก็บประจุและแอมพลิฟายเออร์ที่ใช้งานได้ คาปาซิเตอร์เป็นหัวใจสำคัญของวงจรตัวอย่างและโฮลด์เนื่องจากเป็นผู้ที่เก็บสัญญาณอินพุตตัวอย่างและจัดเตรียมที่เอาต์พุตตามอินพุตคำสั่ง วงจรนี้ส่วนใหญ่จะใช้ในตัวแปลงอนาล็อกเป็นดิจิตอลเพื่อลบรูปแบบบางอย่างของสัญญาณอินพุตซึ่งอาจทำให้กระบวนการแปลงเสียหายได้

แผนภาพบล็อกทั่วไปของวงจร Sample and hold แสดงไว้ด้านล่าง:

สัญญาณแรงดันไฟฟ้าขาเข้าที่ใช้โดยทั่วไปคือสัญญาณแอนะล็อกที่เปลี่ยนแปลงอย่างต่อเนื่อง อินพุตคำสั่งมีไว้เพื่อทริกเกอร์การสุ่มตัวอย่างและการถือสัญญาณอินพุต อินพุตคำสั่งไม่มีอะไรนอกจากสัญญาณเปิด / ปิดเพื่อเริ่ม / หยุดการสุ่มตัวอย่างสัญญาณอินพุตโดยทั่วไปจะเป็น PWM กระบวนการสุ่มตัวอย่างและการถือครองขึ้นอยู่กับอินพุตคำสั่ง เมื่อสวิตช์ปิดสัญญาณจะถูกสุ่มตัวอย่างและเมื่อเปิดวงจรจะเก็บสัญญาณเอาต์พุต เงื่อนไขการเปิด / ปิดของสวิตช์ถูกควบคุมโดยอินพุตคำสั่ง

รูปคลื่นอินพุตและเอาท์พุตที่เหมาะสมที่สุดของตัวอย่างและวงจรถือมีดังต่อไปนี้:

สามารถเข้าใจได้อย่างชัดเจนจากแผนภาพด้านบนว่าวงจรนี้ใช้ตัวอย่างสัญญาณอินพุตสำหรับเวลา Command Input สูงและจำลองตัวอย่างเดียวกันที่เอาต์พุต และเมื่ออินพุตคำสั่งอยู่ในระดับต่ำมันจะรักษาระดับแรงดันไฟฟ้าสุดท้ายของสัญญาณตัวอย่าง

ถ้าเรา จำลองวงจรตัวอย่างและ Hold ของเราเราจะได้รูปคลื่นข้างต้น วิดีโอจำลองวงจรและตัวอย่างที่สมบูรณ์จะได้รับในตอนท้าย

วัสดุที่จำเป็น

• uA741 ออปแอมป์ IC
• 2N4339 N-channel JFET
• อนาล็อกอินพุตและพัลส์อินพุต Generator
• ตัวต้านทาน (10k, 10M)
• ไดโอด (1N4007)
• ตัวเก็บประจุ (0.1uf - 1nos)

แผนภูมิวงจรรวม

สำหรับการให้สัญญาณอนาล็อกที่ขั้วอินพุตคุณสามารถใช้หม้อแปลงแบบ step-down 6-0-6 และสำหรับการให้อินพุตพัลส์หรือ PWM แก่ทรานซิสเตอร์คุณสามารถใช้ 555 จับเวลา IC ในโหมด astable นอกจากนี้เรายังต้องการแหล่งจ่ายไฟ DC สำหรับการจ่าย Vcc ให้กับ Op-amp IC ซึ่งจะอยู่ในช่วง +5 ถึง + 15V

การทำงานของวงจรตัวอย่างและการยึด

ดังที่คุณทำได้ในแผนภาพวงจรเราได้ใช้ JFET N-channel 2N4339, op-amp และตัวเก็บประจุ อินพุตคำสั่ง (อินพุต PWM) เชื่อมต่อกับเทอร์มินัล Gate ของทรานซิสเตอร์ 2N4339 ดังที่คุณทำได้ในแผนภาพวงจรเราได้ใช้ JFET N-channel 2N4339, op-amp และตัวเก็บประจุ อินพุตคำสั่ง (อินพุต PWM) เชื่อมต่อกับเทอร์มินัล Gate ของทรานซิสเตอร์ 2N4339 ไดโอด 1N4007 ยังเชื่อมต่อระหว่างอินพุตคำสั่งและ 2N4339 N-channel JFET

ตอนนี้คำถามคือทำไมไดโอดจึงเชื่อมต่อในสภาพย้อนกลับ? ผมขอแนะนำสั้น ๆ เกี่ยวกับ 2N4339 2N4339 เป็น N-channel JFET ที่มีเสียงรบกวนต่ำและอัตราขยายสูง 2N4339 ดำเนินการ (เปิด) เฉพาะเมื่อแรงดันไฟฟ้าจากประตูสู่แหล่งกำเนิดอยู่ในช่วง -0.3v ถึง -50v (สูงสุด) ตอนนี้เราได้ตั้งค่าแรงดันเริ่มต้นของอินพุตคำสั่งเป็น -15V และแรงดันพัลซิ่งเป็น 15V ดังนั้นเมื่อใดก็ตามที่แรงดันไฟฟ้าอินพุตคำสั่งเป็นลบไดโอดจะถูกเอนเอียงไปข้างหน้าซึ่งทำให้ทรานซิสเตอร์เปิดและในทางกลับกัน

Op-amp 741 ใช้เป็นตัวติดตามแรงดันไฟฟ้าที่นี่เนื่องจากตัวติดตามแรงดันไฟฟ้าโดยทั่วไปมีอิมพีแดนซ์อินพุตสูงและอิมพีแดนซ์เอาต์พุตต่ำ ใช้เมื่อสัญญาณอินพุตมีกระแสไฟฟ้าต่ำเนื่องจากผู้ติดตามแรงดันไฟฟ้าสามารถจ่ายกระแสได้เพียงพอไปยังขั้นต่อไป

ดังนั้นเมื่อใดก็ตามที่อินพุตคำสั่งอยู่ในระดับสูงทรานซิสเตอร์จะทำงานเป็นสวิตช์ปิดและในขณะนี้ตัวเก็บประจุจะเริ่มชาร์จจนถึงค่าสูงสุดและเก็บตัวอย่างสัญญาณอินพุตสำหรับเวลาที่ทรานซิสเตอร์อยู่ในสถานะ ตอนนี้เมื่ออินพุตคำสั่งต่ำทรานซิสเตอร์จะทำงานเป็นสวิตช์เปิดและตัวเก็บประจุจะสัมผัสกับอิมพีแดนซ์สูงและด้วยเหตุนี้จึงไม่สามารถคายประจุและเก็บประจุไว้ได้ในช่วงเวลาหนึ่ง คราวนี้เป็นที่รู้จักกันเป็นโฮลดิ้งระยะเวลาและช่วงเวลาที่กลุ่มตัวอย่างวงจรสัญญาณที่เรียกว่าเป็นการสุ่มตัวอย่างระยะเวลา

การใช้งานตัวอย่างและวงจรพักบางส่วน

• ADCs (การแปลงอนาล็อกเป็นดิจิตอล)
• DACs (การแปลงดิจิตอลเป็นอนาล็อก)
• ใน Analog Demultiplexing
• ในระบบเชิงเส้น
• ในระบบกระจายข้อมูล
• ในดิจิตอลโวลต์มิเตอร์
• ในตัวกรองสัญญาณโครงสร้าง